缺少网 queshao.com

 缺少网>文档库>课件下载>其他课件>浅析Verilog HDL硬件语义

浅析Verilog HDL硬件语义

编号:10-34747 | rar 格式 | 85.80K |
  1. 文档介绍
  2. 上传者:失魂意
《浅析Verilog HDL硬件语义》

本资料共22页。是继《Verilog语言入门基础知识》的又一力作!也是《Verilog语言入门基础知识》的后续课程。是进一步学习Verilog HDL对应硬件的应用规则的好材料!

目录
一、什么是综合
二、逻辑值体系
三、数据类型
四、值保持器的硬件建模
五、常量与参数
六、运算符体系
七、锁存器建模——If语句
八、锁存器建模——Case语句
九、优先级编码器/译码器建模——Case语句
十、循环语句——For语句
十一、触发器建模
十二、阻塞式与非阻塞式赋值
十三、模型的优化
十四、资源分配
十五、公共子表达式
十六、触发器/锁存器的优化
十七、设计规模
十八、Verilog HDL设计——小结





  
关于我们 联系我们 帮助中心 支付方式  侵权处理 免责声明 友情链接 网站地图
  蜀ICP备11006018-1